

機能の概要

Multi Channel IIR Filter の機能

Multi Channel IIR Filter Core:MCIIR は多チャンネルの IIR デジタルフィルタ演算を行う IP コアです。1 つのコアで、最大 64 チャンネルのフィルタを実装できます。また、それぞれのチャンネルはすべて個別の係数を持たせることができます。

FPGA の内部構造を有効に利用し、少ないゲート数で多チャンネルの演算を行うことができます。

(コアリソース消費量を参照してください)


入出力は時分割パラレルインタフェースを採用し、簡単なマルチプレクサの併用で、多段従属接続による高次フィルタを構成できます。

入力・出力は 36 ビット、係数は 36 ビット固定小数で、高精度なフィルタ演算が可能です。


Multi Channel IIR Filter の主な用途

- オーディオ用フィルタ (ローカット・ハイカットフィルタ)
- オーディオ用イコライザ (パラメトリックイコライザ・グラフィックイコライザ、RIAA イコライザなど)
- 通信機器 (帯域フィルタ・DTMF 検出)
- 周波数分割多重伝送用フィルタ
- 各種計測用フィルタ

MCIIR 演算コアブロック図 (概念図)



MCIIR ピンアウト図




MCIIR ピン機能説明

ピン名称	入出力方向	機能説明
reset	IN	リセット 演算コアのリセット入力
bclk	IN	コアクロック 演算コアのクロック入力
sclk	IN	シンククロック 演算コアの入出力チャンネル同期信号入力
mclk	IN	係数メモリクロック 係数メモリ書き込みクロック入力
coeffadr	IN [8:0]	係数メモリアドレス入力
coeffdatain	IN [35:0]	係数メモリデータ入力
coeffwe	IN	係数メモリ書き込みイネーブル
datain	IN [31:0]	演算データ入力
coeffdataout	OUT [35:0]	係数メモリデータ出力
Dataout	OUT [31:0]	演算結果出力


信号タイミング

リセット




※ Reset 入力により、コア内部のレジスタ等がリセットされます。電源投入後、コアの動作開始前に必ずリセットを行ってください。（リセット動作によって、係数、遅延バッファはクリアされません。）

シンククロック




※ sclk 周期は、必ず bclk の（チャンネル数×8）倍となる必要があります。それ以外の場合、コアの動作は保証されません。

演算信号入力・出力



- ※ 入力データおよび、出力データは1チャンネル（8クロック）のレイテンシがあります。
- ※ チャンネルn（最終チャンネル）入力に対する、出力データはチャンネル0で出力されます。

係数データ書き込み・読み出し




- ※ 係数メモリの読み出し・書き込みは、mclk の立ち上がりに同期して行われます。（bclk と mclk の同期関係は必要ありません）
- ※ 係数メモリアクセスは、読みだしが先に行われます。上記の例では、係数メモリアドレス m へのアクセスですが、前に設定してある係数データが読み出され、新しい係数の書き込みが行われます。

信号のフォーマット


演算入力信号

演算入力信号は、固定少数点 0.35 フォーマットで、-1.0 (16 進数 800000001) ~+1.0 (16 進数 7FFFFFFF) の範囲として扱われます。




係数データ

係数は、固定小数点 4.31 フォーマットで、-16.0 (16 進数 800000001) ~+16.0 (16 進数 7FFFFFFF) の範囲として扱われます。



演算出力信号

演算出力信号は、固定少数点 0.35 フォーマットで、-1.0 (16 進数 800000001) ~+1.0 (16 進数 7FFFFFFF) の範囲として扱われます。



コアリソース消費量および動作周波数 (参考)

Device	XC2V250-4fg256	XC3S250E-4ft256	XC4VLX15-10sf363	XC5VLX30-1ff324
Slices	295	297	321	286
LUTs	566	567	612	764
FFs	60	59	62	58
Block RAMs (18k)	2	2	2	2
Mult 18x18s (DSP48s)	4	4	4	4
Max. Clock Freq.	38MHz	40MHz	50MHz	55MHz

動作周波数とサンプリング周波数について

MCIIR では、1 サンプルのフィルタ演算を 8 クロックで行います。フィルタのチャンネル数は、最大 64 ですが、チャンネル数は、sclk と bclk の周期の比率で決定され、この比率は 8 (1 チャンネル) ~512 (64 チャンネル) の範囲で任意に設定可能です。サンプリング周波数は、mclk 周波数を (チャンネル数×8) で割った値になります。